PAT-NO:

JP02002217413A

DOCUMENT-IDENTIFIER: JP 2002217413 A

TITLE:

METHOD FOR MANUFACTURING SEMICONDUCTOR

DEVICE

PUBN-DATE:

August 2, 2002

INVENTOR-INFORMATION:

NAME
YASUDA, YUKIO
ZAIMA, SHIZUAKI
SUGIMOTO, MASARU
SAKAI, AKIRA

COUNTRY
N/A
N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY UNIV NAGOYA N/A

APPL-NO: JP2001011009

APPL-DATE: January 19, 2001

INT-CL (IPC): Ho1L029/78, Ho1L021/203, Ho1L021/205, Ho1L021/324

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor

device which has a smaller thickness than heretofore and no threading <u>dislocation</u> and is provided with a stress relieving silicon germanium buffer layer having a flat surface in atomic level, and is superior in mass productivity.

SOLUTION: This method includes a step of forming a silicon germanium layer

10/30/05, EAST Version: 2.0.1.4

as a buffer layer on a silicon substrate in such a specified epitaxial growth condition that substantially produces no three-dimensional island, a step for forming a first silicon layer as a covering layer on the silicon germanium layer in such a prescribed epitaxial growth condition that substantially produces no three-dimensional island, a step of allowing the silicon germanium layer to be made into a grid stress relieving condition and allowing the first silicon layer to be made into a tensile stress condition by heating the silicon germanium layer and the first silicon layer at a prescribed temperature, a step for forming a tensile stress second silicon layer on the tensile stress first silicon layer, and a step for forming a field effect transistor, having a channel layer on the tensile stress second silicon layer.

COPYE	RIGHT:	(C)200)2,JPO

Abstract Text - FPAR (1):

----- KWIC -----

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor

device which has a smaller thickness than heretofore and no threading <u>dislocation</u> and is provided with a stress relieving silicon germanium buffer layer having a flat surface in atomic level, and is superior in mass productivity.

Document Identifier - DID (1): JP 2002217413 A

Inventor Name (Derived) - INZZ (4): SAKAI, AKIRA

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-217413 (P2002-217413A)

(43)公開日 平成14年8月2日(2002.8.2)


(51) Int.Cl. ⁷		FΙ	FΙ		テーマコード(参考)	
H01L	29/78		H01L	21/203		M 5F045
	21/203			21/205		5 F 1 O 3
	21/205		;	21/324		X 5F140
	21/324		:	29/78	3 0 1	1 B
			審査 請	求有	請求項の数も	5 OL (全 8 頁)
(21)出願番号	}	特顧2001-11009(P2001-11009)	(71)出顧人	391012	224	
				名古屋	大学長	
(22)出顧日 平		平成13年1月19日(2001.1.19)		愛知県	名古屋市千種区	【不老町(番地なし)
			(72)発明者	安田	幸夫	
				愛知県愛知郡長久手町五合池103		
		(72)発明者	(72)発明者 財満 鎭明			
		•		愛知県春日井市高座台5-5-64		₹5 - 5 -64
			(72)発明者	杉本	賢	
						【八雲町33 クオリシ
				ティ山		
			(74)代理人			
				并理士	: 杉村 興作	(外1名)
						最終頁に続く

(54) 【発明の名称】 半導体装置製造方法

(57)【要約】

【課題】 従来よりも膜厚が薄く、貫通転位が無く、且 つ表面が原子レベルで平坦な歪緩和シリコンゲルマニウ ム緩衝層を有する、量産性の優れた半導体装置を製造す る方法を提供する

【解決手段】 シリコン基板上に、実質上3次元島を発生させない所定のエピタキシャル成長条件において緩衝層であるシリコンゲルマニウム層を形成する工程と、前記シリコンゲルマニウム層上に、実質上3次元島を発生させない所定のエピタキシャル成長条件において被覆層である第1シリコン層を形成する工程と、前記シリコンがルマニウム層を格子歪緩が収理を施し、前記シリコンゲルマニウム層を格子歪緩和状態にすると共に前記第1シリコン層を引張歪状態にする工程と、前記引張歪第1シリコン層上に、引張歪第2シリコン層を形成する工程と、前記引張歪第2シリコン層上をチャネル層とする電界効果トランジスタを形成する工程とを有する。



【特許請求の範囲】

【請求項1】 シリコン基板上に、実質上3次元島を発生させない所定のエピタキシャル成長条件において緩衝層であるシリコンゲルマニウム層を形成する工程と、

前記シリコンゲルマニウム層上に、実質上3次元島を発生させない所定のエピタキシャル成長条件において被覆層である第1シリコン層を形成する工程と、

前記シリコンゲルマニウム層及び第1シリコン層に所定 温度における熱処理を施し、前記シリコンゲルマニウム 層を格子歪緩和状態にすると共に前記第1シリコン層を 10 引張歪状態にする工程と、

前記引張歪第1シリコン層上に、引張歪第2シリコン層 を形成する工程と、

前記引張歪第2シリコン層上をチャネル層とする電界効 果トランジスタを形成する工程とを有することを特徴と する半導体装置製造方法。

【請求項2】 請求項1に記載の半導体装置製造方法において、

前記引張歪第2シリコン層上にゲート酸化膜を介してゲート電極を形成する工程と、

前記ゲート電極を挟んで、前記引張歪第2シリコン層及 び引張歪第1シリコン層においてソース・ドレイン領域 を形成する工程とを有することを特徴とする半導体装置 製造方法。

【請求項3】 請求項1に記載の半導体装置製造方法において、

前記引張歪第2シリコン層上に、不純物を変調ドーピングしたシリコンゲルマニウム層を形成する工程と、

前記不純物を変調ドーピングしたシリコンゲルマニウム 層上に、ゲート酸化膜を介してゲート電極を形成するエ 30 程と、

前記ゲート電極を挟んで、前記不純物を変調ドーピング したシリコンゲルマニウム層、引張歪第2シリコン層及 び引張歪第1シリコン層においてソース・ドレイン領域 を形成する工程とを有することを特徴とする半導体装置 製造方法。

【請求項4】 シリコン基板上に、実質上3次元島を発生させない所定のエピタキシャル成長条件においてシリコンゲルマニウム層を形成する工程と、

前記シリコンゲルマニウム層上に、実質上3次元島を発 40 生させない所定のエピタキシャル成長条件において被覆 層であるシリコン層を形成する工程と、

前記シリコン層上に熱酸化法によりゲート酸化膜である 二酸化シリコン層を形成すると共に、前記シリコンゲル マニウム層を歪緩和状態にして歪緩和緩衝層とし、前記 シリコン層を引張歪状態にして歪チャネル層とする工程 と

前記二酸化シリコン層を介してゲート電極を形成する工程と、

前記ゲート電極をはさんで、前記引張歪シリコン層にお 50

いて不純物処理を施すことによりソース・ドレイン領域 を形成する工程とを有することを特徴とする半導体装置 製造方法。

【請求項5】 請求項1ないし4のいずれか1項に記載の半導体装置製造方法において、前記緩衝層であるシリコンゲルマニウム層のゲルマニウム組成を0.2~1.0とし、膜厚を50~400nmとしたことを特徴とする半導体装置製造方法。

【発明の詳細な説明】

0 [0001]

【発明の属する技術分野】本発明は、半導体装置製造方法に関し、特に、歪シリコンチャネルを有する電界効果 トランジスタの製造方法に関する。

[0002]

【従来の技術】近年、金属一酸化膜-半導体型電界効果 トランジスタ(MOSFET)、変調ドープ電界効果ト ランジスタ (MODFET)等の高速化を図るための手 段として、チャネル領域に結晶の歪を導入することによ りキャリア移動度を上げる試みが行われてきた。具体的 には、シリコン基板上に歪緩和させたシリコンゲルマニ 20 ウム緩衝層を堆積し、さらに引張歪を有するシリコン層 をその上に堆積し、このシリコン層をチャネルとして利 用するヘテロ接合電界効果型トランジスタ構造が、例え ば、IEEE Trans. Electron. De v. ED-33 (1996) p. 633において提案さ れている。前記歪シリコンチャネル層を形成するために は、貫通転位密度の低い歪緩和シリコンゲルマニウム緩 衝層をシリコン基板上に形成する必要があり、従来は、 ゲルマニウム組成を徐々に増加させて結晶成長を行って 形成された、いわゆる組成傾斜緩衝層が用いられてい た。この従来の方法では、組成を徐々に増大させていく ことにより段階的に歪緩和を起こし、このとき(11 1)面上に入る貫通転位を膜の側面に逃がすことによ り、膜表面の貫通転位を低減させていた。

[0003]

【発明が解決しようとする課題】しかしながら、上述した従来の方法においては、貫通転位を歪緩和シリコンゲルマニウム緩衝層の外に完全に逃がすためには膜厚を少なくとも2μm程度以上にする必要があり、膜表面を原子レベルで平坦にすることができなかった。さらに、シリコンとゲルマニウムの組成を連続的に変化させて成長を行うため、プロセス技術の複雑化とコストの上昇とを招くという問題があった。

【0004】上述したことを鑑み、本発明は、従来よりも膜厚が薄く、貫通転位が無く、且つ表面が原子レベルで平坦な歪緩和シリコンゲルマニウム緩衝層を有する、 量産性の優れた半導体装置を製造する方法を提供することを目的とする。

[0005]

【課題を解決するための手段】上記目的を達成するため

に、本発明の第1発明による半導体装置製造方法は、シリコン基板上に、実質上3次元島を発生させない所定のエピタキシャル成長条件において緩衝層であるシリコンゲルマニウム層を形成する工程と、前記シリコンゲルマニウム層上に、実質上3次元島を発生させない所定のエピタキシャル成長条件において被覆層である第1シリコン層を形成する工程と、前記シリコンゲルマニウム層及び第1シリコン層に所定温度における熱処理を施し、前記シリコンゲルマニウム層を格子歪緩和状態にすると共に前記第1シリコン層を引張歪状態にする工程と、前記引張歪第2シリコン層を形成する工程と、前記引張歪第2シリコン層上をチャネル層とする電界効果トランジスタを形成する工程とを有す

【0006】上記第1発明によれば、前記シリコンゲル マニウム層及び第1シリコン層に所定温度で熱処理を施 し、前記シリコンゲルマニウム層を格子歪緩和状態にす ると共に、前記第1シリコン層を引張歪状態にすること により、第1の作用として貫通転位発生を抑制しつつ前 記シリコンゲルマニウム層を格子歪緩和状態にすること 20 ができ、第2の作用として被覆層である前記第1シリコ ン層上の3次元島の発生を抑制しつつ引張歪状態にする ことができる。前記第1の作用が生じる理由は、前記第 1シリコン層表面に転位発生サイトである3次元島が実 質上存在しないため、前記表面からの転位発生が抑制さ れ、前記シリコン基板とシリコンゲルマニウム層との界 面において優先的にミスフィット転位が発生するためで ある。この際、前記シリコン基板とシリコンゲルマニウ ム層のミスフィット歪を完全に緩和する間隔をもってク ロスハッチ状に転位が配置し、その貫通成分は界面に平 30 行に結晶外へ除外される。前記第2の作用が生じる理由 は、被覆層である前記第1シリコン層は、熱処理を施す ことにより引張歪状態となり、この引張応力が表面の凹 凸を抑制する働きを持つためである。

ることを特徴とする。

【0007】本発明者等は、これらの作用を実験的に検証している。図4は、分子線エピタキシー法により、成長温度400℃においてゲルマニウム組成0.2のシリコンゲルマニウム層を膜厚50nmにエピタキシャル成長させ、次に、成長温度400℃において被覆層である第1シリコン層を膜厚5nmにエピタキシャル成長した40後、600℃において5分間の真空中熱処理を行った試料の断面の透過電子顕微鏡写真である。図4から、シリコンゲルマニウム層に貫通転位は見られず、シリコンゲルマニウム層及びシリコン基板の界面においてミスフィット転位が周期的に入ることにより歪緩和していることと、シリコン層表面が原子レベルで平坦であり、3次元島が発生していないことは明らかである。

【0008】本発明の第2発明による半導体装置の製造 方法は、シリコン基板上に、実質上3次元島を発生させ ない所定のエピタキシャル成長条件においてシリコンゲ 50 11m2002 21/41 Δ

ルマニウム層を形成する工程と、前記シリコンゲルマニウム層上に、実質上3次元島を発生させない所定のエピタキシャル成長条件において被覆層であるシリコン層を形成する工程と、前記シリコン層上に熱酸化法によりゲート酸化膜である二酸化シリコン層を形成すると共に、前記シリコンゲルマニウム層を歪緩和状態にして歪緩和緩衝層とし、前記シリコン層を引張歪状態にして歪チャネル層とする工程と、前記二酸化シリコン層を介してゲート電極を形成する工程と、前記ゲート電極をはさんで、前記引張歪シリコン層において不純物処理を施すことによりソース・ドレイン領域を形成する工程とを有することを特徴とする。

【0009】上記構成において、前記第1発明と同様の作用が得られるだけでなく、前記シリコンゲルマニウム層及び第1シリコン層の熱処理工程と、熱酸化法による二酸化シリコン層の形成工程とを同時に行っているため、さらなる製造プロセスの簡易化及びコストの低減を実現することができる。

[0010]

【発明の実施の形態】以下、本発明の詳細を図示の実施 形態によって説明するが、本発明はこれらに限定するも のではない。まず、図1を参照し、本発明の第1実施形 態について説明する。図1は、本発明の第1実施形態に よる半導体装置製造方法における各工程を説明する断面 図である。まず図1aに示すように、p型シリコン基板 11を、例えばRCA洗浄した後、p型シリコン基板1 1上に、例えば減圧化学気相堆積(LPCVD)法によ り、膜厚50mmで不純物濃度がシリコン基板11と同 程度の緩衝層であるp型シリコンゲルマニウム層12A をエピタキシャル成長させる。ここで、シリコンゲルマ ニウム層12Aは、ゲルマニウム組成が0.2~1.0 であることが望ましい。LPCVD法の成長条件は、用 いるガス材料が、例えばSi2H6、GeH4及びB2 H6であり、成長温度が550℃以下である。この成長 温度では、成長中の膜表面はほぼ水素終端されているた め、膜表面の3次元島状化が抑制される。その後、p型 シリコンゲルマニウム層12A上に、LPCVD法によ り、膜厚50nmで不純物濃度1×10¹⁹ cm⁻³程 度の緩衝層かつパンチスルー抑制層である p + 型シリコ ンゲルマニウム層12Bをエピタキシャル成長させる。 このp + 型シリコンゲルマニウム層12Bのゲルマニウ ム組成及びLPCVD法の成長条件は、B2 H6 分圧を 除き、シリコンゲルマニウム層12Aと同じである。そ の後、p+型シリコンゲルマニウム層12B上に、LP CVD法により、膜厚5nm程度の被覆層である第1ノ ンドープシリコン層13Aをエピタキシャル成長させ る。この第1ノンドープシリコン層13AのLPCDV 法の成長条件は、用いるガスが例えばSi2 H6であ り、成長温度が550℃以下である。

50 【0011】その後、図1bに示すように、水素雰囲気

中で650℃、10分間の熱処理を施すことにより、緩 衝層であるp型シリコンゲルマニウム層12A及びp+ 型シリコンゲルマニウム層12Bを歪緩和状態にし、被 **覆層である第1ノンドープシリコン層13Aを引張歪状** 態にする。次に、被覆層である引張歪状態の第1シリコ ン層13A上に、LPCVD法により、例えば膜厚5n m程度のチャネル層である第2ノンドープシリコン層1 3 Bを、引張歪状態を保持したままエピタキシャル成長 させる。このとき、引張状態を保持したまま結晶性をよ くするため、成長温度は650℃程度であることが望ま 10 しい。次に、第2ノンドープシリコン層13B上に、熱 酸化法により、膜厚5nm程度のゲート絶縁膜である二 酸化シリコン層14を形成する。次に、二酸化シリコン **層14上に、LPCVD法により、リンを添加した膜厚** 30nm程度の多結晶シリコン層15を形成する。

【0012】次に、多結晶シリコン層15上にフォトレ ジスト膜を塗布・露光してレジストパタン (図示せず) を形成し、これをマスクとしてプラズマエッチング法に より二酸化シリコン層14及び多結晶シリコン層15を 順次エッチングし、図1cに示すようにゲート電極を形 成する。次に、イオン注入法を用いて、砒素を加速電圧 5keV、ドーズ量1×10¹⁴cm⁻²の条件で打ち 込み、900℃、10秒間の急速加熱処理を施すことに より、n型LDD(Lightly Doped-Dr ain)領域16を形成する。次に、LPCVD法によ り、全面に膜厚70nm程度の酸化シリコン層を堆積し た後、反応性イオンエッチング法により、この酸化シリ コン層を前記ゲート電極の側壁のみに残留させ、膜厚5 0 nm程度のサイドウォールスペーザ17を形成する。 次に、イオン注入法を用いて、砒素を、例えば加速電圧 30 10keV、ドーズ量1×10¹⁵cm⁻²の条件で打 ち込み、900℃、30秒間の急速加熱処理を施すこと により、n+型ソース・ドレイン領域18を形成する。 次に、スパッタリング法により、全面にチタン膜を膜厚 20 n m程度に堆積した後、窒素雰囲気中で500℃、 30秒間の急速熱処理を施すことにより、前記ゲート電 極及びソース・ドレイン領域上に、自己整合的にチタン ダイシリサイド層19を形成する。前記絶縁膜上の未反 応のチタン層を、例えば硫酸と過酸化水素水を4対1の 割合で混合した溶液を用いる処理によって選択的に除去 40 する。次に、700℃、10秒間の第2の熱処理を施す ことにより、チタンダイシリサイド層19を低抵抗化す る。

【0013】上述した本発明の第1実施形態の製造方法 により、貫通転位が無く、且つ表面が原子レベルで平坦 な膜厚100nm程度の歪緩和シリコンゲルマニウム緩 衝層を容易に形成でき、さらにその上に引張歪シリコン 層を電子チャネルとして用いるnチャネルMOSFET を製造することができる。

ン層及びシリコンゲルマニウム層の形成にLPCVD法 を用いたが、これに限らず、固体ソース分子線エピタキ シー(MBE)法、ガスソースMBE法、超高真空(U HV) CVD法等を用いてもよい。

【0015】次に、図2を参照して、本発明の第2実施 形態による半導体装置製造方法を説明する。 図2は、本 発明の第2実施形態による半導体装置製造方法における 各工程を説明する断面図である。まず、図2 aに示すよ うに、p型シリコン基板21上に、例えばSi2H6、 GeH4ガスソース分子線エピタキシー(MBE)法に より、膜厚100nm程度の緩衝層である第1ノンドー プシリコンゲルマニウム層22を形成し、次いで膜厚5 nm程度の被覆層である第1ノンドープシリコン層23 Aを形成する。ここで、第1ノンドープシリコンゲルマ ニウム層22は、ゲルマニウム組成が0.2~1.0で あることが好ましい。また、ガスソースMBE法の成長 温度は550℃以下である。この成長温度では、成長中 の膜表面はほぼ水素終端されているため、膜表面の3次 元島状化が抑制される。次に、水素ガスを照射しながら 650℃、10分間の熱処理を施すことにより、第1ノ ンドープシリコンゲルマニウム層22を格子歪緩和状態 にし、第1ノンドープシリコン層23Aを引張歪状態に する。次に、第1ノンドープシリコン層23A上に、ガ スソースMBE法により、チャネル層である引張歪第2 ノンドープシリコン層23Bを膜厚15nm程度に形成 する。このとき、引張歪状態を保持したまま結晶性をよ くするため、成長温度を650℃程度にすることが望ま しい。

【0016】次に、図2bに示すように、引張歪第2ノ ンドープシリコン層23B上に、ガスソースMBE法に より、例えば成長温度600℃で、スペーサ層である無 歪状態の第2ノンドープシリコンゲルマニウム層24A を膜厚10 n m程度に形成する。ここで、第2ノンドー プシリコンゲルマニウム層24Aのゲルマニウム組成 は、緩衝層である第1ノンドープシリコンゲルマニウム 層22と同様である。次に、第2ノンドープシリコンゲ ルマニウム層24A上に、例えば、クヌーセンセルを用 いて、1原子層程度のデルタドープアンチモン層24B を形成した後、ガスソースMBE法により、第2ノンド ープシリコンゲルマニウム層24Aと同一組成の被覆層 である第3ノンドープシリコンゲルマニウム層24Cを 膜厚10nm程度に形成する。ここで、アンチモンのプ ロファイルを損ねないために、第3ノンドープシリコン ゲルマニウム層24Cの成長温度を、例えば450℃程 度にすることが望ましい。スペーサ層である無歪状態の 第2ノンドープシリコンゲルマニウム層24Aと、デル タドープアンチモン層24Bと、被覆層である第3ノン ドープシリコンゲルマニウム層24Cとを合わせて、一 般に変調ドープシリコンゲルマニウム層と呼ぶが、その 【0014】上記で説明した第1実施形態では、シリコ 50 作製方法は本実施形態に限定されない。次に、被覆層で

ある第3ノンドープシリコンゲルマニウム層24C上 に、ガスソースMBE法により、例えば成長温度600 **℃で、被覆層である第3ノンドープシリコン層25を膜** 厚10 nmに形成する。

【0017】次に、図2cに示すように、前記第1実施 形態と同様の操作により、第3ノンドープシリコン層2 5上に、熱酸化法により、膜厚10nm程度のゲート絶 縁膜である二酸化シリコン層26を形成し、次に、ゲー ト電極であるリンを添加した多結晶シリコン層27と、 イド層29とを順次に形成し、図2cに示すようなnチ ャネルMODFETを形成する。

【0018】上述した本発明の第2実施形態である半導 体装置の製造方法により、貫通転位が無く、且つ表面が 原子レベルで平坦な膜厚100nm程度の歪緩和シリコ ンゲルマニウム緩衝層を容易に形成でき、さらにその上 に引張歪シリコンチャネル層とシリコンゲルマニウムス ペーサ層との界面に2次元電子ガスを発生させる構造の nチャネルMODFETを製造することができる。

【0019】上記において説明した第2実施形態では、 シリコン層及びシリコンゲルマニウム層の形成に、ガス ソースMBE法を用いたが、これに限らず、固体ソース MBE層、LPCVD法、超高真空(UHV)CVD法 等を用いてもよい。

【0020】次に、図3を参照し、本発明の第3実施形 態による半導体装置製造方法を説明する。図3は、本発 明の第3実施形態による半導体装置製造方法における各 工程を説明する断面図である。まず、図3aに示すよう に、前記第1実施形態と同様の操作により、p型シリコ ン基板31上に、緩衝層であるp型シリコンゲルマニウ 30 12B p+型シリコンゲルマニウム層 ム層32Aを膜厚50nm程度に形成し、次に、パンチ スルー抑制層であるp + 型シリコンゲルマニウム層32 Bを膜厚50nm程度に形成する。次に、被覆層且つチ ャネル層であるノンドープシリコン層33を膜厚20 n m程度に形成する。

【0021】次に、図3bに示すように、ノンドープシ リコン層33上に、熱酸化法により、膜厚5nm程度の ゲート絶縁膜である二酸化シリコン層34を形成すると 共に、緩衝層であるp型シリコンゲルマニウム層32A 及びp+型シリコンゲルマニウム層32Bを歪緩和状態 40 にし、被覆層且つチャネル層であるノンドープシリコン 層33を引張歪状態にする。

【0022】次に、前記第1実施形態と同様の操作によ り、ゲート電極であるリンを添加した多結晶シリコン層 35と、n型LDD領域36と、サイドウォールスペー サ37と、n+型ソース・ドレイン領域38と、チタン ダイシリサイド層39とを順次に形成して、図3cに示 すようなnチャネルMOSFETを形成する。

【0023】上記において説明した本発明の第3実施形 態の半導体装置製造方法により、貫通転位がなく、且つ 表面が原子レベルで平坦な膜厚100mm程度の歪緩和 シリコンゲルマニウム層を容易に形成することができ、 さらに上に引張歪シリコン層を電子チャネルとして用い るnチャネルMOSFETを製造することができる。

8

[0024]

【発明の効果】以上説明したように、本発明によれば、 n + 型ソース・ドレイン領域 2 8 と、チタンダイシリサ 10 貫通転位が無く、表面が平坦な、従来よりも大幅に膜厚 が薄い、膜厚50~400 n m程度の歪緩和シリコンゲ ルマニウム緩衝層を形成することができ、従来よりもプ ロセスが簡単で、量産性の高い歪チャネル電界効果トラ ンジスタを製造することができると共に、従来よりも平 坦性の高い膜を形成できるため、トランジスタ特性を向 上させることができる。

【図面の簡単な説明】

【図1】 本発明の第1実施形態による半導体装置製造 方法の各工程を説明する断面図である。

【図2】 本発明の第2実施形態による半導体装置製造 方法の各工程を説明する断面図である。

【図3】 本発明の第3実施形態による半導体装置製造 方法の各工程を説明する断面図である。

【図4】 シリコン基板上にシリコンゲルマニウム層及 びシリコン層を順次成長させた後、熱処理を施した試料 の断面の透過電子顕微鏡写真である。

【符号の説明】

11、21、31 p型シリコン基板

12A p型シリコンゲルマニウム層

13A、23A 第1ノンドープシリコン層

13B、23B 第2ノンドープシリコン層

14、26、34 二酸化シリコン層

15、35 リンを添加した多結晶シリコン層

16、36 n型Lightly Doped-Dra in領域

17、37 サイドウォールスペーサ

18、28、38 n+型ソース・ドレイン領域

19、29、39 チタンダイシリサイド層

22 第1ノンドープシリコンゲルマニウム層

24A 第2ノンドープシリコンゲルマニウム層

24B デルタドープアンチモン層


24C 第3ノンドープシリコンゲルマニウム層

25 第3ノンドープシリコン層


27 リンを添加した多結晶シリコン層

33 ノンドープシリコン層

10/30/05, EAST Version: 2.0.1.4



10/30/05, EAST Version: 2.0.1.4



フロントページの続き

(72)発明者 酒井 朗愛知県名古屋市緑区篠の風 3 - 252 滝ノ水住宅6 - 205

Fターム(参考) 5F045 AA05 AA06 AB01 AB02 AC01

AC19 AD04 AD05 AD06 AD07

ADO8 AF03 BB12 BB16 DA53

DA67 DA69 HA16

5F103 AA04 DD30 GG01 HH03 LL07

NNO1 PPO3 RRO2 RRO5

5F140 AA40 AC00 AC28 BA01 BA05

BA17 BB18 BE07 BF04 BF11

BF18 BG08 BG12 BG28 BG30

BG34 BG38 BG44 BG45 BG52

BG53 BH15 BH39 BJ01 BJ08

BK02 BK13 BK29 BK34 BK38

BK39 CD01 CF04